HIGH SPEED MEMORY DEVICE

Patent number: JP62135949

Also published as:

US4792926 (A1)

1987-06-18

Publication date:

Inventor:

Applicant:

BARII AARU ROBAATSU

TOKYO SHIBAURA ELECTRIC CO

classification:
G06F12/00; G06F13/16; G06F13/20

G11C7/10; G11C7/10T; G11C7/22
mber: JP19860268713 19861113

european:

Application number: JP19860268713 19861113
Priority number(s): US19850806427 19851209

Abstract of **JP62135949**

signal comes immediately after the writing writing requesting signal comes immediately after continuously sent. A memory colliding detecting circuit 66 of a memory board 50 detects the writing are mixed, and data are successively data bus by delaying and transferring data with a colliding detecting circuit 38 of an input output 74 are controlled. When the reading requesting is completed by the writing requesting signal, a of the data by a data transferring cycle, and so as to a reading data buffer 72 to avoid the collision read from a memory 70 are stored and delayed request signal transmitted successively, the bus 54, the request signal, in which reading and CONSTITUTION: To a control bus 60 and a data data reading buffer and a data writing buffer. PURPOSE: To increase the using efficiency of a port 52 executes the same processing as the the buffer 72, and the control is executed. A port requesting signal, the reading data at the time of reading data buffer 72 and a writing data buffer to transfer toward the bus 54 after the processing the reading requesting signal, and then, the data the access cycle are delayed ad processed by

Ref-1

⑩日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 135949

動Int.Cl.*
 識別記号 庁内整理番号 ④公開 昭和62年(1987)6月18日
 G 06 F 13/16 12/00 3 0 3 6711-5B 13/20 3 1 0 2-7165-5B 審査請求 未請求 発明の数 1 (全16頁)

❷発明の名称 高速記憶装置

②特 頭 昭61-268713

②出 願 昭61(1986)11月13日

優先権主張 91985年12月9日9米国(US)9806427

砂発 明 者 バリー アール・ロバ アメリカ合衆国イリノイ州 リンデンハースト イースト

ーツ グランド アベニユ 1708

①出 頤 人 株 式 会 社 東 芝 川崎市幸区堀川町72番地

⑩代 理 人 弁理士 則近 憲佑 外1名

明加州

1. 発明の名称

高速配性基础

2. 特許請求の範囲

データを保持する紀位下段と、後記位手段から データパスにデータを続取る第1の手段と、第テ ータパスから後記位手段にデータを再込む第号に 手段と、制御パス上のデータ続取り要求信号に対 しては、後第1の手段によって、制御パス上のデ ータ書込み要求信号に対しては、後第2の手段に よって、逐次混合したデータ続取りおよび書込み 要求信号を受信するとともに各要求信号に取る データ転送を行なう記位制御手段と該逐を伝送する にデータ続取りおよび書込み要求信号を転送する にデータ続取りおよび書込み要求信号を転送を にデータ続取りおよび書込み要求信号を転送を にデータ続取りおよび書込み要求信号を転送を にデータ続取りおよび書込み要求信号を転送を に対して

3. 発明の詳細辨疑明

[発明の目的]

(産業の利用分野)

本発明は、大量のデーク処別、投縄なデーク段

作及び広帯域幅のデータを記述し、それらデータ を高速に他の関連する機器へ転送するための高速 記憶装置に関するものである。

(従来の技術)

大量のデータを記憶する容量を有し、しかも相互接続のデータバスを介してそのデータを投数の入出力ポートに伝達する他力をも有する記憶装置が知られている。このような記憶装置を第2回に示す。第2回の従来の記憶装置は、メモリボード10と、提致の人川力ポート12と、データバス14と、アドレスバス16と、制御バス18と、要求・肯定応答バス20とを共帰する。

メモリボード10は、アドレスパッファ22と、記憶制御装置24、記憶漱子26と、データパッファ28とで構成されるものとして示す。アドレスパッファ22の人力は、アドレスパス16に接続され、出力は記憶案子26のアドレス人力に接続されている。記憶案子26のデータ端子はデータパッファ28の第1のデータパス端子に結合され、またデータパッファ28の第2のデータパス

- 2 -

スパッファ22と、記憶衆子26と、データパッファ28の動作は、制御パス18に依続された人力を有する記憶制御装置24の動作によって支配される。

入出力ポート12はそれぞれ、アドレスゼネレ ータ30と、入出力ポート制御装置32と、記憶 松子34と、データパッファ36とで構成される。 アドレスゼネレータ30の出力はアドレスパス 16に結合されている。アドレスゼネレーク30 は、アドレス36によって記憶数子34のアドレ ス雄子に結合されている。記憶素子34のデータ パス粒子は、データパス38によってデータパッ ファ36の第1のデータパス塩子に接続される。 データバッファ36の第2のデータバス端子は、 データパス14に結合されている。アドレスゼネ レータ30と、紀娥素子34と、データパッファ 3 6 の動作は、入出力ポート制御装置 3 2 に支配 される。入出力ポート制御装置32の第1の入力 ポート端子は制御パス】8に結合され、第2の入 **力端子は巡求ー作定応答パス20に結合されてい** S.

- 3 -

受収る。さらに、納御装属32によってアドレス
ゼネレーク30は、通切なアドレス信号をアドレ
スバス16を介して伝送することが認められ、メ
モリボード10のアドレスパッファ22がこれを
受収る。将込みデータ要求の場合は、約御装置
32はさらに、データバッファ36の動作によっ
で適切なデータを記憶衆子34からデータバス
14に読取らせる。読取りデータ要求の場合は、
人出ガポート制御装置32が動作し、メモリバー
ド10の動作によって記憶衆子26からパス14
に読取ったデータを、データバス14からデータ
パッファ36を通り記憶衆子34に転送する動作
を制御する。

次に、制御パス18を介して記憶制御装置24が読取りデーク変求信号を受取り次第、メモリボード10が動作して、アドレスパッファ22に適切なアドレスデータをアドレスパス16から記憶 岩子26に伝達させ、さらにそのアドレス指定されたデークを記憶業子26からデータパッファ28を通りデータパス14に読取る。制御パス18を介して告込みデータ要求を受取ると、記憶

第2 関に示す従来の記憶装置はさらに要求期や 装置 4 0 をも具備し、この要求期が装置 4 0 は、 要求一肯定応答パス 2 0 に結合された要求期が同 路 4 2 を具備する。

第2段に示す従来回路の動作においては、入出 カポート12は人川カポート制御装置32で要求 信号を発生して、メモリポード10の記憶素子 26からデータを読取るか、またはメモリポード 10の記憶素子26にデータを出込む。この要求 信号は、要求一件定応答パス20を介して送られ、 要求期於回路42で受取られる。この回路42は、 どの入出力ポートに侵化位を与えてメモリポード 10にアクセスさせるべきかを決定する。次に回 路42は、対応する優先度哲定応答信号を要求。 肯定応答パス20を介して、促光度が与えられた ポート12に送出する。この肯定応否は、バス 20を介し選択されたポート12の入出力ポート 制御装置32に受取られる。次に選択されたボー ト12の入出力ポート制御装置32が、制御パス 18を介して適切なデータ読取り要求またはデー 夕書込み要求を出し、メモリポード10がこれを

- 4 -

制御装置24は、データパス14からのデータをデータパッファ28を介して記憶者丁26内の所定のアドレス位置に再込むよう動作する。このアドレス位置は、アドレスパス16を介しアドレスパッファ22が受収ったアドレスが示すものである。

– 5 **–**

モリボード10からデークを読取るには、記憶サイクル1の要求サイクルフェーズと、次の記憶サイクル2のアクセスサイクルフェーズとさらに次の記憶サイクル3のデータ転送サイクルフェーズとが必要になる。

第3以にさらに示す通り、記憶サイクル2は、 **益取り要求R1用のアクセスサイクルフェーズの** 実行に加えて、要求サイクルフェーズで気2のデ ータ疏収り要求R2を受取ることもできる。デー ク災水R2は、記憶サイクル3でデータアクセス サイクルフェーズとなり、記憶サイクルもでデー ク転送サイクルフェーズとなる。メモリポード 10にデータを背込むために、記憶サイクル4の 製水サイクルフェーズ中にデータ普込み要求W1 が制御パス18を介して受取られる。記憶サイク ル5のデータ転送サイグルフェーズ中には、記憶 数子25に再込むデータがデータバス14から受 取られ、データバッファ28に記憶される。第3 冈に示す通り、記憶サイクル6のアクセスサイク ルフェーズ中には、古込み要求W1のデータパッ ファ28から記位衆子26に転送される。さらに

- 7 -

り、連続する逐次混合の読取りおよび書込み要求 が作成される。) 次の記憶サイクル3のデータ転 送サイクルフェーズ中に読取り要求R1と者込み 奨求W1との間に衝突が起こる。特に、記憶サイ クル3のデータ転送サイクルフェーズ中では、蒜 取り受水R1のデークをデータパッファ28から デークパス14へと移動させる試みがなされ、し かも同時に、同じ記憶サイクル3のデータ転送サ イクルフェーズ中で、街込み要求W1に応じて書 込まれるデータをデータバス14からデータバッ ファ28に移動させようとする試みも起こる。こ のデークパス】4にアクセスする試みが同時発生 することによって、記憶サイクル3のデータ転送 サイクルフェーズ中に過度の衝突を引起こすこと になる。同様の不要な衝突が、逐次将込み要求と 続取り要求に続く第3番目の記憶サイクルのアク セスサイクルフェーズで発生する。この衝突は、 第4阕で記憶サイクル5、6、7について示す。 特に連続する逐次記憶サイクル5、6の要求サイ クルフェーズに害込み要求W2と次の読取り要求 R2がある場合には、記憶サイクルでのアクセス

第3 図に示す近り、記憶サイクル5の要求サイクルフェーズ中には、第2の付込み要求W2が受取られることもある。これにより、記憶サイクル6中に書込み要求W2川のデータ転送サイクルフェーズとなり、記憶サイクルフェーズとなる。

- 8 -

サイクルフェーズ中で、総取り要求R2に応じて 総取られるデータを記憶業子26からデータバッ ファ28に移ろうという試みがなされ、同時に、 記憶サイクル1の同じアクセスサイクルフェーズ 中で、改込み要求W2に応じて背込まれるデータ をデータバッファ28から記憶業子26に移そう とする。この結果、記憶素子26にアクセスしよ うとする試みが同時に起き、これが許されない筋 突を引起こす。

第4 図に示したような衝突を避けるために、第 2 図に示す従来装置では要求調整回路 4 2 を使用 しており、この回路が、第4 図について述べた種 類の連続する遅次誌取り要求および得込み要求 あるいは連続する遅次は取り返求および意味 でも発生しないことを保証してル の要求サイクルフェーズにおいて、読むら続取り 東への変更が行われる場合には必ず、その変更の 間の記憶サイクルの任意の要求サイクルフェーズ を、第3 図に示すように空にしておかなければな らない。すなわち、記録サイクルのでの要求サイクルフェーズのそれぞれが最後には、次の記憶サイクルのこれに対応する空のデータ転送サイクルフェーズや、次の記憶サイクルの空のアクセスサイクルフェーズとなるので、第2図に示す従来袋買では、データバス14の帯破糧利用が100%未満になることを意味する。

- 11 -

%しか部域幅利用をしないものと思われる。 (発明が解決しようとする問題点)

このように従来の紀位登置にあっては、連続的 同時に送信されて来る設出しおよび書込み要求に 応答する際、データ間の衝突が起こり必要とする データのみ込み及び試出しが適切に行なわれない 欠点があり、また、それぞれの要求に続く次のサイクルにおいてそれらの要求に応じデータの転送 を行なう際、統出し、判込み用のデータを交互に 分越して行なわなければならないので、データバスの帯域幅を100%有効に活用できない欠点がある。

水発明は、これらの事情に鑑みてなされたもので、連続する選次説取りおよび普込み要求を受取る断帯とは無関係に100%の帯域域幅利用を行う高速記憶装置および関連の方法を提供することを目的とする。 (以下介白)

空の野球サイクルフェーズによって、再込み要求 W1~W5から分離しなければならない。この結 果、第4関に示すように、記憶サイクル8および 9のアクセスサイクルフェーズは空のままとなり、 記憶サイクル14および15のデータ転送。

サイクルフェーズも空のままとなる。このため、第2陸の装置の場合には100%未満の帯域幅となる。

第6 関には、ボート)、2、3を、別の読取りおよび再込み要求を生成したものとして示す。この結果、偶数の記値サイクル2、4、6、8、10、12、14、16、18のそれぞれの要求サイクルフェーズは、第4 関について前に受明した研究を避けるために、空の状態に組持しておかなければならない。このため、記憶サイクル3、4、7、8、11、12、15、16、19のアクセスサイクルフェーズが空のままとなり、記憶サイクル5、6、9、10、13、14、17、18の転送サイクルフェーズも空のままになる。後つて、第6 関に示すような読取り・神込み変求シーケンスを経験する第2 図の従来装置は、50

- 12 -

[発明の構成]

(問題点を解決するための手段)

この目的を達成するための本発明の構成は、逐次混合されたデータに取りおよびデータ作込み要求信号を運ぶ制御パスと、データパスとを具備する高速記憶装置において、 (a) データを保持する記憶手段と、 (b) 波記億手段と、 (c) データパスにデータを読取る第1の手段と、 (c) データパスから該記憶手段にデータを再込む第2の手段と、 (d) 網獅バス上のデータ読取り要求に応じて第2の手段を利用して、逐次配合したデータ読取りおよびデータ書込み要求に応じて第2の手段を利用して、逐次保持の連続選次とで構成される。

(作用)

そして、この構成に基づく本企明の作用は、連続する逐次混合したデータ総取りおよびデータ省 込み要求信号に対して、所定位置に設けられたデータ総取りバッファおよびデータ得込みバッファ が記憶手段および/またはデークパスへのデータ 転送を所定期間延延させるように機能して、メモリ続出し用アクセス信号とメモリ再込み加アクセス信号と対しまるようにしなけるにあるようにしたものである。

(実施例)

添付関係に示す本発明の実施例について以下に 詳細に説明する。

本発明は、デーク転送サイクルフェーズの衝突 および/またはアクセスサイクルフェーズの衝突 が適なはいつむこので・クロン、次に、ハフェーズの ではいつむこので・クロン・次に、ハフェーが ではないでは、アクセスがある。 ではないでは、では、からいいでは、 ではないでは、これでは、ないのでは、 ではないでは、では、では、 ではないでは、では、では、 では、では、では、では、では、 では、では、では、では、では、 では、では、では、では、では、 では、では、では、では、では、 では、では、では、では、では、では、 では、では、では、では、では、 では、では、では、では、では、 では、では、では、では、では、では、 では、では、では、では、では、 では、では、では、では、では、 では、では、では、では、でいるで、 では、では、でいるでは、ないでは、 でいるでは、 でいるでは、でいるでは、 でいるでは、でいるで、 でいるでは、ないでは、ないでは、 でいるでは、 でいるでは、でいるで、 でいるでは、でいるで、 でいるで、 でい。 でいるで、 でい。 で、 でいるで、 でいで、 でいるで、 でいるで、 でいるで、 でいるで、 でいるで、 でいるで、 で、 でいるで、 でい、

- 15 -

示のためおよび限定しないために、全ての銃取り 災水より全ての将込み要求を優先させて予想する ものとする。

水免明による記憶装置のブロック図を第1図に示す。第1図に示す装置は、メモリポード50と、 複数の入出力ポート52a-iと、データパス 54と、アドレスパス56と、さらに個々のパス 読取り要求R1川のデータ伝送リイクルフェーズを遅延させる。特に、第7間に示すように、4個の審込み要求W1~W4が記憶サイクル2から5の連続遅次要求サイクルフェーズにある場合には、読取り要求R1川の次に使用可能な転送サイクルフェーズが記憶サイクル7のデータ転送サイクルフェーズ中に存在する。このため本意明は、記憶サイクル7のデータ転送サイクルフェーズまで、読取り要求R1川のデータ転送サイクルフェーズを遅延する。

第1図に示した水発明の実施側は、提取り要求用うのデータ転送サイクルを次の使用可能なデータ転送サイクルフェーズまで遅延して、予想される競取り要求/ 書込み要求のデータ転送サイクルフェーズの研究を解決しようとするものであるが、普込み要求のデータ転送サイクルフェーズを優先させてもよいと理解するべきである。しかも、優先選択についての何らかの予め定めた予定を使用してもよい。簡単にするため、また水発明の実施例に従って、ここに開示する予め定めた予定は、例

- 16 -

60,62.64を具備する制御パス58とを具 茹する。メモリポード50は、勿1凶では、記憶 衝突検出回路 6.6 と、アドレスパッファ 6.8 と、 紀億衆子10と、続収りデークバッファ12と、 普込みデータバッファ11とで掲載されるものと して示す。記憶衝突検出回路65は、緋伽バス 5 8 のバス 6 0 を介して読取り要求信号を受取り、 制御パス58のパス62を介して背取り要求信号 を受取るように結合されている。記仏街突後出回 路 6 6 の出力は、アドレスバッファ 6 8 と、記憶 業子10と、続取りデータバッファ12と、A込 **みデータパッファ14の動作を制御するように結** 合されている。アドレスバッファ 6.8 は、記憶街 突後出回路 6.6の制御を受けて、アドレスパス 5 6を介してアドレス信号を受収り、この信号を 記憶索子70に供給するように給けされている。 記憶素子70のデータバス端子は、読取りデータ パッファ12か、非込みデータパッファ14のい · ずれかを介してデータバス54に結合されている が、これもまた、記憶衝突後用論門 6.6の動作に 左右される。

人出力ポート52a-1は、様々な構成を取っ てもよい。例としておよび限定しないために、第 8切に示す人出力ポート52mは、ポート衝突検 山同路でも、要求発生期整器であ、アドレスゼネ レーク80、ポートデーク記憶電子82、 街込み デークバッファ84、読取りデークバッファ80 とで構成されるものとして示す。ポート衝突検出 益則76は、制御パス58のパス60を介した読 取り要求と、制御パス5 8 のパス6 2 を介した書 込み悪水を受取るように結合されている。悪水漿 生制整器78は、制御パス58のパス64を介し て他の人出力ポート52b-iの要求発生調整器 にいもづる式に接続されている。さらに、要求発 生調整器7.8は、制御パス5.8のパス6.0を介し て読取り要求信号を出力し、制御パス58のパス 62を介して作込み要求信号を出力するように結 合されている。アドレスゼネレータ80は、要求 発作調食器78の制御を受けて、データポート記 低端子82とアドレスデータをやり取りし、アド レスパス56を介してアドレスデータを出力する ように結合されている。さらに、ポートデータ記

- 19 -

に、次に優先度の高いボートにNO REQUEST信号を送らせ、最も優先度の低いボートまで順にこの信号を送らせて判定する。このチェーン上の特定のボートがメモリボード50へのアクセスを求めている場合、必要なことは、次に優先度の高いボートからNO ACCESS信号を受取り、その後で、バス64のディジーチェーン上の後に続くそれより優先度の低いボート全てにREQUEST ACCESS信号を発生することだけである。このプロセスは、そのボートがメモリボード50にアクセスできることを保証するものとなる。

いったんアクセスが成立してしまうと、アクセスを得たボートは、アドレスゼネレーク80の動作により、アドレスバス56を介して記憶紫子70に対する適切なアドレス信号を生成することができる。さらに、メモリボード50へのアクスを入事次策、要求免生調整器78は、制御バススをのバス60、62を介して、適切な読取りまたは出込み要求信号は、入力ポートがメモリボード

世歌子 8 2 のデータバス線では、ボート 前方検出 論理 7 6 の動作次第で、再込みデータバッファ 8 4 か読取りデータバッファ 8 6 のいずれかを介 してデータバス 5 4 とデータをやり取りするよう に結合されている。

動作においては、メモリポード50の記憶素子 10にデータを消込むか、またはメモリポード 5 0 の記憶数予7 0 からデータを読取るかのいず れかを看望するポート52a-iが、制御バス 5.8のうち一は疑似であるバスを4を介して通り な刺教信号を生成する。この剥移信号は、記憶サ イクルの名要求リイクルフェーズ中にポート52 aiiにいもづる式に接続される。この信号の特 果として、最も優先度の高いポート52a~iが メモリポード50にアクセスする桁利を取得する。 特に、ポート52コードは、最も優先度の高い非 ートをパス64のディジーチェーンに先人れし、 最も優先度の低いポートを後入れにするものとし ている。優先度の悶軽は、最も優先度の高い非一 ト52a-iに、次に侵先度の高いボートにNO REQUEST信号を送らせ、またそのボート

- 20 -

50へのアクセスを得た記憶サイクルの要求サイ クルフェーズ中に発生する。例えばボート52a がメモリポード50へのアクセスを人手している と仮定すると、第7以に示す記憶サイクル1中に、 続取り要求R 1 信号が制御パス58のパス60を 介して要求発生別が器7.8によって生成される。 この禁取り要求信号R上は記憶衝突線出回路66 によって、記憶サイクル1の要求サイクルフェー ズ中に受取られる。読取り要求信号を入手し、直 前の記憶サイクルで将込み要求信号を全く受取っ ていない場合、記憶衝突検用回路 6 0 は、パス 8 4上のアドレスデータで識別された記憶素子 7 0内のデータを、記憶サイクル1の疏取り要求 R1によって、次の記録サイクル2のアクセスサ イクルフェーズ中に記憶器で10から聴取りデー タバッファ12に移動させるという方法で、メモ リポード50の動作を制御する。同様にして、ポ 一ト衝突検出回路 6.6は制御パス 5.8 のパス 6.0 と62を介して読取りおよび得込み要求を監視し、 直前の記憶サイクルの要求サイクルフェーズには いかなる引込み要求もなかったことを知る。この

ためボート市大阪出回路 6 をは、テビリボード 5 のが、アトレスゼネレーク 8 のが出力した要求 アドレスからの記憶点子 7 ののデータを次の記憶 サイクル 2 のアクセスサイクルフェーズ中に記憶 素子 7 のから読取りデータバッファ 7 2 に移動させることを予想することができる。

しかし、第7 図に示すように、記憶サイクル2の要求サイクルフェーズ中に再込み要求W 1 が制御パス5 8 のパス 6 2 上にある場合には、記憶研究検出回路 6 6 とボート研究検出回路 7 6 の両方がそれぞれ独立してしかも同時に、記憶研究が起こり得ることに気付く。この研究を避けるために、記憶研究検出回路 6 6 とボートのデータ転送サイクルフェーズが、のいかを選びサイクルフェーズが、いいがなみ要求W 1 のデータ転送サイクルフェーズが、いいがを選びサイクルフェーズが、いいがを選びサイクルフェーズが、記憶研究検出回路 7 6 の両次の実施例においては、記憶研究は出回路 6 6 とボートが突検出回路 7 6 の両方用に予め定めた予定は、いかなるデータ転送サイクルフェーズに

- 23 -

第7 図に示す競取りおよびお込み要求の順番の場合、競取りデータR1川に次に使用可能なデークを送サイクルフェズは、記憶サイクル1のを検問 回路 6 6 の調力は、記憶サイクルフェーズ中にある。記憶研究は、中間の調力は、中にある。記憶研究は、中にあるの調力は、中にあるの調力は、中に表現りおよび再込み要素を登したことで、記憶研究のデータを受取した。では、中のデータをデータバス54上に最終的問路では、地のデータをデータが、ボート研究体の部では、に、地のデータをデータが、ボート研究体によっでデータが、ボークにより、ボス54から続取り要求R1のデータを受取るように動作する。

アクセスサイクルフェーズの衝突については、第8回に示す通り、也込み要求W1の後に続く続取り要求R1川の次に使用可能なアクセスフェーズは、銃取り要求を受取った要求サイクルフェーズ後の2番目の記憶サイクル(記憶サイクル4)のアクセスサイクルフェーズ中に発生する。

ついても最出りデータ転送りイクリフェーズを選 延させるものである。その結果、記憶サイクル3 中の、記憶衝突検用回路も市は最限りデータバッ ファ14の動作によってデータバス54からの書 込みデークW1の転送を実行し、最取り要求デー タR1の環取りデータバッファ12からデータバ ス54への転送を選延させる。

ボート研究検問回路76日、記憶サイクル2の要求サイクルフェーズ中に出込みデーク要求W1があることに気付くと、環取りデータバッファ86のいかなる動作も次に使用可能なデーク転送サイクルフェーズまで選延させる。この遅延は、メモリボード50と直接やり取りせずに、むしる、制御パス58の転取りおよび出込み要求を踏起し、予め定めた予定にしたがって再実を避けるに必要な遅延を前もって実行するたけで達成される。この予定は、すなわち、関示の実施例では、全ての誘取り要求とり全ての書込み要求を優先するものである。

- 21 -

第9時に、本允明による記憶衝突検出回路 5.6 の一実施例を示す。第9図に図示されているよう に、記憶衝突検用回路 6.6 は、ラッチ1.00. 102.104.106.112.122と、デ ータセレクタ108と、ANDゲート11o. 120と、インバーク114、118と、カウン ク116と、読取りアクセス増チ124と、読取 りデーク端子126と、当込みデータ地で12R と、街込みアクセス端子)30とで構成される。 制御バス58のバス60からの読取り要求信号は、 ラッチ100のデーク端了と、ANDゲート 110の第1の端子と、インバーク114の入力 に結合される。ラッチ100の出力は、データセ レクタ108の「0°人力端子と、ラッチ102 のデータ菓子とに接続される。ラッチ102の出 力端了は、データセレクタト(1 Rの * 1 * 人力に 結合される。制御パス58のパス 62上の再込 ろ要求信号は、ラッチ104のデータ人力端子と、 インパーク118の人力に戻される。次にラッチ 104の出力は、ANDゲート110の第2の人 カに戻され、またWRITE DATA信号と信

りとしてWR I T E データ出力電子 12 8 人に出力される。

ラッチ」06の出力は、WRITE ACCE SS公号として収込みアクセス端子130に出力 される。ANDゲート110の出力はセット入力 としてラッチ112に出力され、インパーク 114の出力はラッチ112のクリア人力端子に 結合される。ラッチ112の出力はセレクク 108の選択人力端子に結合され、セレクタ 108の出力は、読取りアクセス端子124と、 カウンダ116のカウントアップ入力端子にとも に READ ACCESS信号として出力され る。カウンタ116の出力はANDゲート120 の知1の入力端子に結合され、インパータ118 の出力はANDゲート120の第2の入力粒子に 結合される。ANDゲート120の出力はラッチ 122のデータ入力端子に結合され、ラッチ 122の出力はREAD DATA借号として、 読取りデータ端子126とカウンタ116のカウ ントダウン入力端子に結合される。シスタムクロ ック信号MEMCYCLKは、ラッチ100.

- 27 -

READ DATA信号は、ANDゲート120 とラッチ122の動作によって、連続する哲込み 要求信号と同じ数の次の記扱サイクル分だけ遅延 される。

第7 図に示すように、この遅延は、いかなる 各込み要求信号もパス 6 2 上に出力されない記憶サイクル 6 まで続く。その結果、インパータ 1 1 8 の動作によって正信号が A N D ゲート 1 2 0 の第2の人力に出力される。従って、次のクロック済記値サイクル、すなわち第7 図の記値サイクルでは、ラッチ 1 2 2 の出力が "高"になり、端子1 2 6 に R E A D D A T A 信号を発生させ、これにより読取りデータパッファ 7 2 からデータパス 5 4 へのデータ 転送が遅延される。

このため実質的に、ANDゲート120の出力は、データ転送研究フェーズが全くなく、データ 症取りパッファ72からデータパス54にデータ を自由に転送できることを示す。カウンタ116 は、次に得込み要求を受取ったために1つまたは 2つの読取り要求が遅延されたかどうかについて のトラックを維持する。2つの読取り要求が遅延 102、104、106、122の2ロック人力 に接続される。

第914に示す記憶衝突検用回路ももは、2種類 の異なる衝突を検出、処理する。最初に第9段の **回路はデータ転送サイクルフェーズの街次を検出、** 処理する。この衝突は前に述べた通り、読取り要 求の直後に再込み要求が続く時に発生する。第7 図に示すように記憶サイクル1の総取り要求R 1 の直後に記憶サイクル2の書込み要求W1が続く 場合、データ転送サイクルフェーズの衝突が記憶 サイクル3で発生する予定になっている。この預 突を避けるため、記憶サイクル2では、バス62 上の再込み要求がインパータ118を介してAN Dゲート120に伝送され、ラッチ122の川力 が記述サイクル3で"瓜"になる。記述サイクル 2に書込み要求がなければ、ラッチ122の出力 は原則として"高"になり、記述サイクル3で端 子126にREAD DATA信号を出力し、第 1関の読取りデークバッファ72からデータバス 54にデークを読取らせたはずである。しかし、 記憶サイクル2には背込み要求があるので、この

- 28 -

された場合には、カウンク116は、他に衝突が全く検出されないと仮定して、次の記憶サイクルで、2番目に起延された続取り要求デークを凝取りパッファ72からデータバス54に転送することを保証する。

第9回の回路の動作によって検出、防止された 街突の第2の形態は、第4以と第8以に示した種 類の、起こり得るアクセスサイクルフェーズの街 突である。この種の衝突は、者込み要求の後に読 取り要求が続く時に発生し、ラッチ112の動作 によって検出される。特に第8間のの例について 貫えば、記憶サイクル2の続取り要求R1はAN Dゲート110の第1の人力で受取られ、同時に ラッチ104からの出込み提求W1がANDゲー ト110の第2の入力で要取られ(街込み要求W 1はラッチ104の動作によって1記憶サイクル 分遅延されている)、ANDゲート110の出力 が論理"爲"となり、ラッチ112を設定する。 ラッチ112の設定によって、セレクタ108の 出力が記憶サイクル2で *0* 人力から *1* 入 カにシフトされる。このため、読取り要求ROが 記憶サイクル1の者込み要求W1の直前に受取られているに場合には、ラッチ102の出力は「高」 となり、セレクタ108の出力を「高」にし、記憶サイクル2で出力端子124にREAD AC CESS信号を発生させるはずである。しかし、記憶サイクル3では、ラッチ102の出力は「低」 となり、これによりセレクタ108が記憶サイクル3の時に端子124に「低」の出力を出し、記憶サイクル3のアクセスサイクルフェーズでの衝突を防止するはずである。

実質的に、記述案子 7 0 からの袋取りデータバッファ 7 2 へのデータ転送は、セレクタ 1 0 8 とラッチ 1 1 2 の動作によって、バス 6 2 を介して次の書込み要求を受取らなくなるまで遅延され続けるであろう。 第 8 図では、記値サイクル 3 で書込み要求を全く受取らない。 従って、ラッチ 1 1 2 は記憶サイクル 3 でセレクタ 1 0 8 を解放し、ラッチ 1 1 0 の出力が次の記憶サイクル4でセレクタ 1 0 8 を通過し、読取りアクセス端子して、アクセスサイクルフェーズ中の衝突は防止さ

- 31 -

2 1 2 . 2 1 4 . 2 1 6 と、データセレクタ 218. 220と、カウンタ222. 224と、 比較器225と、インバータ228、230、 232 L. AND 7-1234. 236. 238 と、再込みデーク端子224と、続取りデータ端 子246とで構成される。ポート衝突検出回路 16は、クロックは号MEMCYCLKと、制御 パス58のパス80を介した続取り要求信号と、 制御パス58のパス62を介した街込み要求借号 とを受取るだけでなく、要求発生調整器 7 8 (第 1以) からバス240を介したポート競取り要求 信号と、要求発生調整器18からバス242を介 したポート市込み要求信号も受取る。制御バス 5.8上の読取り要求信号と得込み要求信号は、ど の人出力ポートでも発生できるであろうが、バス 240と242のボート読取り要求信号とボート 再込み要求信号は、ポート52a独特のものであ る。このため、バス240と242のボート読取 り要求信号とボート省込み要求信号はボート衝突 検出回路76に対して、これらの特定の要求のた めに実際にメモリポード50へのアクセスがポー ns.

第10段は、読取りデータパッファ12と、内 込みデータバッファフィと、記憶者より10のプロ ック国であって、第9国のREAD ACCES S信号、READ DATA保好、WRITE ACCESS信り、WRITE DATA信号を より詳細に示す。特に効10円でわかるように、 第9間の端子124のREAD ACCESS信 号は記憶素子でもから読取りパッファで2へのデ 一ク転送を制御し、第914の端子126からのR EAD DATA信号は続取りバッファブでから デークバス5 4へのデーク転送を制御する。同様 に、第9回の端子128のWRITE DATA 信号はデータバス51から引込みパッファフィへ のデーク転送を制御し、第9回の端子130のW RITE ACCESSは号は引込みパッファ 7.4から記憶点チ1.0へのデーク転送を制御する。 ここで第1四のボート衝突後由回路76につい て第11回を診察してより詳細に説明する。第 11関に示す通り、ボート街突検用同路76は、 5 y f 2 0 0, 2 0 4, 2 0 6, 2 0 8, 2 1 0.

- 32 -

ト 5 2 a に与えられていることを知らせるものである。

メモリポード50との効果的なやり取りを行う ためには、本発明によれば、ボート52 aが制御 バス58との適切なやり取りを維持して、ポート 5 a から発生されたこれらの特定の読取り要求と 群込み要求の前後にその他のどの読取り要求や背 込み要求が来るかを制定することも必要になる。 このため、バス240のボート読取り要求信号は ラッチ200のデータ入力に結合され、バス 242のポート省込み要求信号はラッチ210の データ入力に結合され、バス 6 0 の読取り要求信 号はラッチ204のデーク人力に結合され、バス 62の街込み要求信号はラッチ208のデータ入 力に結合される。パスGOの読取り要求信号もA NDゲート234の切1の入力と、インバーク2 2 8 の入力に結合され、バス 6 2 の書込み要求保 号もインバータ230、232の入力に結合され

ラッチ200の出力はセレクク218の°0° 入力電子とラッチ202のデーク入力電子に結合 される。同様にして、ラッチ204の出力はセレクク220°0°入力端子とラッチ206のデータ入力端子に結合される。ラッチ208の出力はANDゲート234の第2の入力に結合され、ラッチ210の出力はWRITE DATA信号として書込みデータ端子244に結合される。

ANDゲート234の出力はラッチ212のセット入力に結合され、インパータ228の出力はラッチ212のリセット入力に結合される。ラッチ212の出力はセレクタ220とセレクタ218の両方の選択入力に結合され、ラッチ206の出力は、セレクタ220の"1"入力熔子に結合され、ラッチ202の出力はセレクタ218の"1"入力に結合される。セレクタ218と220の出力はカウンタ22と224のそれぞれの入力端子に結合され、比較器226の出力はANDゲート236の第1の入力に結合される。

カウンタ224の出力もANDゲート238の 郊2の入力に結合される。インバータ230の出 カはANDゲー1 2 3 6 の第2の人力には合され、インバーク 2 3 2 の出力はANDゲート 2 3 6 の第2の人力に結合される。ANDゲート 2 3 6 の出力はラッチ 2 1 4 の出力はラッチ 2 1 6 のデータ入力に結合される。ラッチ 2 1 4 の出力は、読取りデータ端子 2 4 6 に結合され、カウンク 2 2 2 のカウントダウン人力にも信合される。ラッチ 2 1 6 の出力はカウンク 2 2 4 のカウントダウン人力にも信合される。

第11関の同路の動作は、制即バス58のデーク競取り要求とデータ再込み要求の使用船序に応じ、しかも予め定めた予定に従って、特定のポートとデータバス54との間のデータ标送を制即する。前に述べた通り、本発明の実験例においては、この予め定めたルールは、全ての農取り要求より全ての署き込み要求を優先するものである。

(以下杂白)

- 35 -

- 3 h -

ただし、その他のルールについても考え得る。

第1174の同路は、メモリポード50の記憶街 突検出回路 6.6に同期して動作しなければならな いが、実際には、制御バス58上の同一の続取り 要求信号と附込み要求信号を同時に受取る以外に は、メモリポード50と何ら相互伝達を行わない。 第11回の何路において、パス60の銃取り要求 とバス62の非込み要求を受取るために結合され た部分は、本質的には第9回に示す記憶衝突検出 回路 6 6 と同様に動作する。しかし、第11図の 同路はさらに、制御パス58の読取り要求とむ込 み要求が、第11関の回路が接続されているポー 上に特に適用可能な場合を判定できるようにする ため、ポート読取り要求信号とポート背込み要求 信号の受取りをも含むものである。このためRE AD DATA信号は、第9周の回路の竣子 126にREAD DATA信号が出力されるの と同切して、端子246に出力される。ただしこ の場合、第9四の端子125でREAD DAT A信号となる読取り要求信号は、第11図の回路 に接続した入出力ポートに適用可能なものとする。 同様に、第9図の出力端子128にWR1TEDATA信号が出力されるのと同期して、WRITEDATA信号が第11図の同路の出力端子244に出力される。この場合、出力端子128のWR1TEDATA信号に関連する書込み要求信号は、第11図に関連する人出力ポートに対応するものとする。

第12関は、第1図の内込みデータバッファ84と競取りデータバッファ86を示す図であって、第11図の端子244のWR1TE DATA信号がどのように動作して書込みバッファ84からデータバス54へデータ転送するか、また第11図の端子246のREAD DATA信号がどのように動作してデータバス54から読取られる。本発明の実施例の動作について、第13図に活って、第13図にの動作について、第13図に設定を認定して以下に簡単に設明である。本発明の関係を認明して以下に簡単に設明である。特に第9図と第11図には、連続して逐次混合したデータ読取り要求信号を

- 37 - '

運ぶ制御バス58が、パス50と62の形で示さ

れている。第13間に示す適り、制御パス58の データ読取り信号R 1 、R 2 、R 3 、R 4 の形を とり、街込み信号はW1、W2、W3、W4の形 をとる。第10国の記憶水子70はデークを保持 する手段となり、読取りパッファ12は記憶業子 からデータパス54ヘデータを読収る第1の手段 となり、古込みパッファ14はデータバス54か ら記憶素子10にデータを群込む第2の手段とな る。第9例の記憶衝突検出論理66は、パス60 の続取り要求信号に応じて続取りバッファ12を 利用し、バス 6 2 の書込み要求信号に応じて書込 みパッファ14を利用する提構となり、逐次混合 されたデーク読取りおよび書込み要求信号を連続 して逐次受取り、次に実行できるようにする。換 言すると、第9間の回路は、空の中間要求サイク ルフェーズを必要とせずに、第13回の読取り要 水R 1 からR 4 と街込み要求W 1 からW 4 を連続 する記憶サイクルの要求サイクルフェーズで受取 り、その後それを実行できるように動作する。た だし、前に述べた通り、この実行は必ずしも続収 りおよび省込み要求信号を受取った正確な販番通

- 39 -

TREAD DATA保守とWRITE DATA保守を同時生成するのを防止し、端子124と130でREAD ACCESS信号とWRITE ACCESS信号とWRITE ACCESS信号を同時生成するのを防止する。その代わりとして、第9図の回路は、そのような衝突に関係する予定のREAD DATA信号が要求されなくなるまで遅延させるように動作する。さらに第9図の回路は、衝突に関係する予定のREAD ACCESS信号を、追加のWRITE ACCESS信号を表面に対していることを表面に対しているとを表面に対していることを表面に対しているとを表面に対しているとを表面に対しているとのとを表面に対しているとを表面に対しているとのとを表面に対しているとのとを表面に対しているとのとを表面に対しているとのととのとを表面に対しているとのとを表面に対しているととを表面に対しているとのとを表面に対しているとのとを表面

第13 財の続取り要求および当込み要求信号について言えば、最初の続取り要求 R 1 を受取った時にはいかなる衝突も予想されない。第2の続取り要求 R 2 を記憶サイクル2で受取った時にも衝突は予想されない。しかし記憶サイクル3で当込み要求 I を受取ると、記憶サイクル4で続取り要求 R 2 のデータ転送サイクルフェーズとの衝突が予測される。この予想される衝突は、第9 図の同路では A N D ゲート 1 2 0 の動作によって、第

りでなくてもよい。

にもかかわらず、結取りおよび書込み要求信号の受取りとその後の実行は、100%の帯域幅利用が連載されるシーケンスで発生する。この100%の帯域幅利用は、第13間の遅次配合されたデータ競取りおよび書込み要求信号を受取った結果、データ競取りバッファ12とデータ出込みバッファ14が記憶器チ10および/またはデータバス54にアクセスしなりればならない時に起こり得る衝突を解消する第9間の同路の動作に起こり得る衝突を解消する第9間の同路の動作によって達成される。

特に第9枚の同路は、データ競取りパッファ 72よりデータ者込みパッファ74に有利になる ように、起こり得る衝突を解決する。さらに、第 11図の回路は、第13のデーク競取りおよびデ 一夕者込み要求に応じて、第10回の総取りパッ ファ72と書込みパッファ74のそれぞれの利用 に同期させて第12回の総取りパッファ86と得 込みパッファ84の動作を制御する。

より具体的に言うと、第9図の何路は、いかなる特定の記憶サイクルでも、端子126と128

- 40 -

1 1 図の回路では A N D ゲート 2 3 8 によって検 出される。次のいずれかの記憶サイクルに引き続 き連続して受取った再込み要求信号がある場合は、 その存在が A N D ゲート 1 2 0 と 1 2 8 の出力を "健" 倫理レベルに維持し、このため、端子 1 2 6 と 2 4 6 の R E A D D A T A 信号の出力 を続取り要求 R 2 分だり遅延させる。

第13間の記値サイクル例では、この遅延は、 競取り要求R3を受取る記値サイクル5まで続き、 こにより次の記憶サイクルでANDゲート120 と128を"低"論理レベルから"ハイ"論理レベルへ解放し、競取り要求R2に関連するデーク を記憶サイクル6のデーク転送サイクルフェーズ で競取りパッファ12からデークパス54へ、ま たデータパス54から読取りパッファ86へ転送 できるようにする。

しかし、記憶サイクル4で再込み要求R2を受取った後に記憶サイクル5で読取り要求R3を受取ると、記憶サイクル6のアクセスサイクルフェーズで衝突が予想される。この予想された衝突は、第9図の回路のラッチ112と第11図の回路の

ラッチ212回動作によって検出される。特にい ったん選組された当込み要求R2かANDゲート 110と234への1つの入力として存在し、統 取り要求R3は記憶サイクル5でANDゲート 110と234へのもう1つの入力として存在す る。これにより、ラッチ112と212の出力が 記憶サイクルサイクル6でセレクタ108と 220を『1 入力端子状態に設定することにな る。このセレクク108と220の設定は、続収 り提択R3のために端子124でREAD AC CESS信号を出力するのをANDゲート110 と234で検出した通り、次の书込み要求をパス 5 2 を介して受取らなくなるまで延延させるもの である。実際に第13図の例においては、記憶サ イクル4でいかなる打込み要求も受取っていない。 従って、ラッチ112と212は、セレクタ 108と220を"0"入力端子構成にリセット するように動作し、記憶サイクル7で端子124 でのREAD ACCESS信号が可能になる。 記憶サイクルでは、背込み要求W3が続取り要 兆R 4 に続いて受取られており、これにより紀億

- 43 -

ルイで単一の空のアクセスサイクルフェーズが発生し、記憶サイクルで単一の空のデータ転送サイクルフェーズが発生することになるが、その後、本定明の教表に従って100%の帯域幅能力が達成される。このため、記憶サイクル8以降の次の要求サイクルフェーズは、読取り要求が再込み要求のいずれかで完全にふさいでもよく、その結果、100%の帯域幅利用となる。

サイクル8のデーク転送りイクルフェース中に起 こり得る衝力のためのステージが設定される。し かし、この街尖は、ANDゲート120が起こり 得る衝突を検出し、読取り要求R3については記 低サイクル8で、また続収りガポR4については 記憶サイクル9で川力端下126のREAD D ATA信号を遅延させる、第9四の何路の動作に よって避けられる。この遅延日次の書込み要求を 受取らなくなるまで続く、すなわち、記憶サイク ル9まで選延が続くのである。紀位サイクル9に 者込み要求がなければ、記憶サイクル9でAND ゲート120を解放し、次にこれによって記憶サ イクル10で読取り要求R3川のREAD DA TA信号が許可される。カウンク116の動作は、 2つの記憶要求が遅延された事実を記録し、次の READ DATA信号を記憶サイクル11で韓 子126に出力できるようにすることである。

本発明の記憶及器の始動には、アクセスサイク ルフェーズでの1記憶サイクル分の遅延と、デー 夕転送サイクルフェーズでの1記憶サイクル分の 遅延が必要で、その結果、第13間の記憶サイク

- 44 -

8 0 は読取り要求アドレスド!ドロと背込み要求アドレスド!ドロとで構成してもよい。 この 2 つのド!ドロは同じようにポート衝突検出論理 7 6 の動作の下で糾弾される。

様準の高速記値技術が本発明のアーキティクチュアに適用できることも当該技術に精通した者には理解されるであろう。 図えば、多重データバスを使用して、本発明の100%の帯域幅能力を活用してもよい。これに関して言えば、多重データ 読取りおよびデータ書込みパッファも多重データバスにインクリーブ接続して使用してもよい。

本発明の高速記値装置および関連の方法は特に CTスキャナの技術に応用できる。特に本発明は、 大量の処理と、高度の解像投影能力と、高域の人 出力帯域幅を必要とする第4世代のCT装置に応 用可能である。とりわけ本発明の構成は、インタ リーピングや広いワードサイズ等の公知の技術と 和み合せて使用すると、現在の256K DRA M技術を使用した32MBの記憶装置によって 400MB/秒の転送速度を達成できる。本発明 の独特のアーキテクチュアを利用することによっ て、記憶競取り機能と記憶者込み機能をどのよう に紹合しても100%の帯域幅能力とマルチボー 下能力が得られる。

その他の利点や変更例は、当該技術に精通した 者には容易に思いつくであろう。このため、本発明は、ここに示し、説明した特定の詳細かつ代表 的な方法や例に限定されるものではない。その代わりに、出版人の一般的発明概念の精神または範 期から逸恥せずに、このような詳細から発展させ てもよい。

[允明の効果]

以上述べた適り本企明によれば、選次混合されたデーク読取りおよびデーク省込み要求信号を選ぶ制御パスと、デークパスとを備えた高速記憶装置において、連続する選次混合したデーク読取りおよびデーク書込み要求信号に対して設けられたデーク読取りパッファおよびデーク書込みパッファを用いて記憶手段および/またはデータバスへのデーク転送を所定期間遅延させることによって、連続する選次読取り要求及び引込み要求に基づくデーク転送時の衝突を避けることができ且つデー

- 47 -

路関であり、第10図は、第1図のメモリボードの読取りおよび省込みパッファをさらに詳しく示す図であり、第11図は、第1図のボート衝突検出回路の論理回路図であり、第12図は、第1図の人出力ボートの読取りおよび消込みパッファを示す図であり、第13図は、本発明の原理に基づく記憶装置とともに用いる記憶サイクルを示す図である。

記憶手段… 7 0. 記憶衝突検出論理… 6 6 データバス… 5 8. アドレスバッファ… 6 8 アドレスパメンティー 6 8

読取りデークパッファ…72、86

4430パス…58.

羽込みデークバッファ…74、184

要求允生周禁回路…78

アドレス発生器…80

ボート研究検出回路… 7 6

データポート記憶装置…82

人出力ポート…52

代理人非理士 則 近 宴 佑 同 大 胡 典 夹

- 49 -

タバスの有効器以幅を100mmにたデータが 送を可能にするものである。

4. 接頭の簡単な説明

第1段は、本発明による記憶装置のプロック図 であり、第2間は、従来の記憶装置のプロック図 であり、第3回は、第2回に示す従来の記憶装置 の記憶サイクルを示す因であり、第412は、第2 図に示す従来の記憶装置の衝突発生中の記憶サイ クルを示す国であり、第5回は、第2回の従来数 置の記憶サイクルを示す場であって、一連の読取 り要求の後に一連の出込み要求が続き、さらにそ の後に一連の競取り要求が暮いているものを示し、 第6間は、第2国の従来装置の記憶サイクルを示 す以であって、単一の読取り要求のそれぞれの後 に単一の再込み要求が続き、さらにその後に一連 の続取り要求が続いているものを示し、茹子内は、 本発明に基づき連続して選次の読取りおよび書込 み渡遠を実行する方法を示す内であり、第8間は、 本発明に基づき連続して選次の再込みおよび読取 り要求を実行する方法を示す間であり、第9日は、 第1間の本発明による記憶衝突後出回路の論理回

- 48 ...







